[반도체 기초] 산화공정(Oxidation)

이 글의 내용은 반도체가 무엇인지 잘 모르시는 분들을 대상으로 하기 때문에, 난이도가 쉬울 수 있습니다!

 

반도체 전공정(산화공정)

출처: 렛유인 반도체 전공정 강의

 

[Oxidation]

Si 실리콘 기판에 산화제와 열 E지를 공급하여 절연막 등 다양한 용도로 사용되는 SiO_2막을 형성하는 공정

 

산화공정의 변수

 

1) Method

Thermal Oxidation, Chemical Vapor Deposition, Electrical Oxidation등의 종류가 있다.

 

Thermal Oxidation: 생성된 Silicon dioxide는 Electrical insulator로서 device와 device, metal 과 metal 사이를 분리시켜 주는 절연체 역할을 한다. 또한 impurity diffusion 중 불순물이 silicon으로 확산 되지 않게 barrier material 역할을 한다.

셀 전체 선택

 

	Wet Oxidation	Dry Oxidation
특징	SiO2 + 2H2O(g) → SiO2(s) + 2H2   빠른 반응속도, 두꺼운 막 형성 가능. 산화막의 질이 비교적 낮음 (10nm 이하로 만들기 어려움)	Si(s) + O2(g) → SiO2(s)   반응이 느리나 얇은 산화막 형성 가능 산화막의 질이 비교적 좋다. 두께 Control easy, Gate Oxide

 

Wet Oxidation: 산소와 수증기를 사용하기 때문에 성장속도가 빠르고 두꺼운 막을 형성 할 수 있으나, 건식에 비해 산화막의 밀도가 낮고, 건식보다 약 5~10배 두꺼운 막을 형성

 

Dry Oxidation: 산소만을 이용하여 성장속도는 느리나 두께를 조절하기 쉽다. 또한 전기적 특성이 좋은 산화막을 만들 수 있다. Gate Oxidation은 Dry Oxidation으로 만든다.

 

2) Dummy wafer

Furnace 안에 Wafer를 넣고 산화제를 주입하면 초기 웨이퍼와 끝의 웨이퍼는 불균일 하게 산화막이 형성된다. 이 현상을 Dummy wafer를 통해 다른 웨이퍼의 균일한 성장을 할 수 있게 한다.

 

 

 

3) Doping Concentration(도핑 농도): 결정의 물성을 변화시키기 위해 소량의 불순물 첨가 -> 도핑농도 증가 -> Si격자구조 변화 -> 표면반응속도 증가

* 800℃ 에서는 Doping 농도에 따라 산화막 두께가 다르다

* 1100℃의 경우 Doping 농도에 영향을 덜 받는다.

 

4) Surface Status: Wafer 표면에 스크래치 등 표면 결함이 있으면 활성화 E 낮아진다 -> 산화제와 반응이 활발 -> 그 부분의 산화막이 두껍게 형성(결함)

 

5) Pressure: 산소의 압력 증가 -> 산화막 성장 속도 증가(비교적 낮은 온도에서도 산화막을 만들 수 있다)

 

6) Temperature: 온도증가 -> 에너지 공급 증가 -> 산화막 성장률 증가

 

7) Time(시간): 시간이 지날수록 산화막 성장 속도는 점점 줄어들어 두께는 수렴하게 된다.

순서

 

Wafer Cleaning(Wet station 사용) -> Oxidation(Furnace) -> Inspection(Ellipsometer)

 

산화 vs 증착

 

Oxidation	Deposition
대표
High Temperature(800℃ 이상)	Temperature(400℃이하)
Substrate 로 Si 사용	substrate 의 제한이 없다.
High Oxide Quality	Poor Oxide Quality
Si 을 소모하여 산화막을 생성 (Si 의 두께의 45%)	낮은 전력에서 절연 파괴 현상 발생, Etch 시 빠르게 진행 된다.

산화막의 용도

1) 소자간의 격리: LOCOS(Local Oxidation of Silicon, STI(Shallow Trench isolation)

Locos를 만이 사용 했지만 Bird`s Break 이슈가 있 어 STI를 많이 사용하고 있다.

*Bird`s Break : 열성장 속도 차이 때문에 노출된 부위 성장 속도가 불균일한 모습이 발생하는 것.

 

2) Gate insulator: Metal-Oxide-Semiconductor 구조의 MOSFET에서 Gate insulator로 Oxide(산화막)을 사용합니다.

 

3) Doping: PGS(Phosphor Silica Glass)일종의 P로 도핑 된 Si-> 확산 -> Silicon 에 불순물 주입(n-Type으로 도핑)

 

4) ILD, IMD, Passivation

a) ILD(Inter Layer Dielectrics) : Metal-Silicon 사이 절연+Contact 간의 절연+지지대, 소자와 커패시터가 형성된 층에서 주로 쓰이며 형성되고 난 후 막의 평탄도가 높아야 한다.

b) IMD(Inter Metal Dielectrics) : Metal-Metal, Metal-via(매개체) 사이 절연+지지대, 층간 커패시턴스가 낮게 하기 위해 저유전 물질을 사용한다.

c) Passivation : 반도체 칩 표면에 보호막을 씌움

 

5) Mask Layer (ex. Photo, ion implantation): 포토, 이온 주입 등 산화막을 마스크로 활용 할 수 있다.

 

Thermal Oxide	CVD Oxide
Gate Oxide PSG(pre-dep. Oxide for poly Si doping)	STI ILD, IMD, Passivation